spsr，在使能禁止FIQ和IRQ时为什么操作SPSR寄存器而不操作CPSR寄存

1，在使能禁止FIQ和IRQ时为什么操作SPSR寄存器而不操作CPSR寄存

FIQ和IRQ都是中断，中断发生后SPSR保存CPSR的值，返回后用SPSR回复CPSR

在使能禁止FIQ和IRQ时为什么操作SPSR寄存器而不操作CPSR寄存

2，1 CPSR与SPSR相互之间存在什么样的关系

普通模式和系统模式下是看不见SPSR这个寄存器的！只有当进入异常模式的时候，SPSR就会保存当前CPSR的状态，好用于退出异常时恢复用！

期待看到有用的回答！

1 CPSR与SPSR相互之间存在什么样的关系

3，请问为什么系统模式和用户模式之间切换不需要spsr寄存器搜

ARM 用户模式和系统模式寄存器是一样的。用户模式无权直接切到系统模式的，必须先依赖其他各种异常事件切入到相关的异常模式，再有异常模式通过改变CPSR的值到系统模式。异常处理过程中是有机会保存用户模式的寄存器的值得，用户模式的CPSR 保存在相应异常的SPSR 中，所以恢复的时候可以把之前的值恢复到cpsr中，就又回到了用户模式查看原帖>>

好贴学习了，真心难！不过有人说系统模式和用户模式没有区别是一种模式？大神能解释一下不？

请问为什么系统模式和用户模式之间切换不需要spsr寄存器搜

4，说明在子程序调用时r14和r15cpsr和spsr分别会进行什么操作子

通用寄存器通用寄存器包括R0~R15,可以分为3类:(1)未分组寄存器R0~R7(2)分组寄存器R8~R14(3)程序计数器PC(R15)

r13 ---- 堆栈指针寄存器；在系统中用处理器作堆栈指针r14 ---- 连接寄存器寄存器；执行调用指令或相应异常时，用于缓存返回地址。 r15 ---- 程序计数器寄存器；它是个地址寄存器，总是指向下一条待取指的指令。cpsr---- 当前程序状态寄存器 (current program status register),就是 r16

5，arm中的寄存器

因为ARM有7种处理器模式，（用户usr、中断irq、快中断fiq、管理svc、中止abt、未定义und、系统sys），37个寄存器中是这样分的： R0~R7是通用的，就是其中模式都可以用； R8~R12分两组，就是有10个了，快中断模式用一组（R8_fiq~R12_fiq），其余的六种模式用一组（R8~R12）； R13、R14分六组，就是有12个，其中用户模式和系统模式共用一组（R13~R14），其余的5种模式各有一组【R13_irq~R14_irq】【R13_fiq~R14_fiq】【R13_svc~R14_svc】【R13_abt~R14_abt】【R13_und~R14_und】； R15为七种模式共用；程序状态寄存器：CPSR是共用的，SPSR也是分了组的，但是只有5个，因为在用户模式和系统模式下不需要SPSR。所以ARM状态下每种模式是18个可用（用户模式和系统模式是17个）。 Thumb状态类推。因为Thumb状态下没有用到R8-R12寄存器。我知道的就这些了。应该没错的。可以理解吗？嘿嘿

6，CPSR各状态位的作用是什么

各个为的作用是表示当前程序状态。CPSR格式如下所示。SPSR和CPSR格式相同。 31 30 29 28 27 26 7 6 5 4 3 2 1 0 N Z C V Q DNM(RAZ) I F T M4 M3 M2 M1 M0 ***条件标志位*** N——本位设置成当前指令运算结果的bit[31]的值。当两个表示的有符号整数运算时，n=1表示运算结果为负数，n=0表示结果为正数或零。 z——z=1表示运算的结果为零；z=0表示运算的结果不为零。对于CMP指令，Z=1表示进行比较的两个数大小相等。 C——下面分四种情况讨论C的设置方法：在加法指令中（包括比较指令CMP），当结果产生了进位,则C=1,表示无符号运算发生进位(carry)(ps:不叫溢出,overflow)；其他情况C=0。在减法指令中（包括比较指令CMP），当运算中发生借位，则C=0，表示无符号运算数发生下溢出；其他情况下C=1。对于包含移位操作的非加减运算指令，C中包含最后一次溢出的位的数值对于其他非加减运算指令，C位的值通常不受影响 V——对于加减运算指令，当操作数和运算结果为二进制的补码表示的带符号数时，V=1表示符号位溢出；通常其他指令不影响V位。 ***Q标识位*** 在ARM V5的E系列处理器中，CPSR的bit[27]称为q标识位，主要用于指示增强的dsp指令是否发生了溢出。同样的spsr的bit[27]位也称为q标识位，用于在异常中断发生时保存和恢复CPSR中的Q标识位。在ARM V5以前的版本及ARM V5的非E系列的处理器中，Q标识位没有被定义。 ***CPSR中的控制位*** CPSR的低八位I、F、T、M[4:0]统称为控制位。当异常中断发生时这些位发生变化。在特权级的处理器模式下，软件可以修改这些控制位。 **中断禁止位：当I=1时禁止IRQ中断，当F=1时禁止FIQ中断 **T控制位：T控制位用于控制指令执行的状态，即说明本指令是ARM指令还是Thumb指令。对于ARM V4以更高版本的T系列ARM处理器，T控制位含义如下： T=0表示执行ARM指令 T=1表示执行Thumb指令对于ARM V5以及更高版本的非T系列处理器，T控制位的含义如下 T=0表示执行ARM指令 T=1表示强制下一条执行的指令产生未定指令中断 ***M控制位*** M控制位控制处理器模式，具体含义如下： M[4:0] 处理器模式可访问的寄存器ob10000 user pc,r14~r0,CPSR 0b10001 FIQ PC,R14_FIQ-R8_FIQ,R7~R0,CPSR,SPSR_FIQ 0b10010 IRQ PC,R14_IRQ-R13_IRQ,R12~R0,CPSR,SPSR_IRQ 0B10011 SUPERVISOR PC,R14_SVC-R13_SVC,R12~R0,CPSR,SPSR_SVC 0b10111 ABORT PC,R14_ABT-R13_ABT,R12~R0,CPSR,SPSR_ABT 0b11011 UNDEFINEED PC,R14_UND-R8_UND,R12~R0,CPSR,SPSR_UND 0b11111 SYSTEM PC,R14-R0,CPSR(ARM V4以及更高版本） ***CPSR中的其他位*** 这些位用于将来扩展。应用软件不要操作这些位。

文章TAG：spsr 在使能禁止FIQ和IRQ时为什么操作SPSR寄存器而不操作CPSR寄存